×
×

臺灣處理器拾遺(下):唯偏執狂得以幸存,但卻不會帶來成功

2020-05-11 12:46:24 來源:technews

先不論Centaur 要怎樣支撐威盛那「開辟新戰場,延續高成長」的戰略大計,光從2000 年到2004 年,那讓人摸不著頭緒的紛亂產品時程表,就夠筆者和潛在客戶傷透腦筋了。

回顧上篇:

臺灣處理器拾遺:超級摳門的Centaur造就了威盛x86?mp.weixin.qq.com圖標

2000年到2004年的產品路線圖

筆者不敢斬釘截鐵的確信,當初威盛花大錢,一口氣購入Cyrix和Centaur,有沒有打算建構「高低檔搭配」產品線(高端Cyrix,中低端Centaur)的野心,或者覺得這兩間的文化是互補的。但情勢的演變,讓Centaur 不得不面對「追求高效能」的挑戰──即使初代超標量流水線的C5X,死在Centaur 自己的手里。

砸了超過兩億美元進軍x86 處理器市場的威盛,透過收購Cyrix 而得到的Intel P6 總線授權,期限只到2006 年5 月,2001 年3 月25 日讓VIA C3 取代CyrixIII,更等于直接把Cyrix 品牌丟到水里。到頭來,手上還有專利可和Intel 討價還價的Centaur,乍看之下,是僅剩的有價值資產。

來自威盛高層的期望,都充分反映在「產品代號充滿圣經味」的產品路線圖,「雙重產品代號(威盛的圣經人名和Centaur 的CxX)」也是威盛x86處理器的一大特色。更糟的是,這兩者還不是「一對一」的,讓產品代號與行銷名稱之間的對應關系,更顯得混亂不堪。

眼見為憑,就請各位看倌慢慢欣賞。

2000年:Centaur的首要之務是持續改進并縮小C5家族,并追逐1GHz主頻。此時簡報掛出來的品牌還叫做VIA Cyrix。

此外,威盛在2000 年4 月11 日以3.23 億美元的代價,將S3 繪圖芯片部門轉移至新成立的VIA-S3 合資公司,冒出個打包威盛北橋芯片組和S3 繪圖核心的Matthew,實乃理所當然之事。最起碼,在當時威盛高層應認定這是市場渴望的「馬太福音」。

但Centaur 有個更艱巨的任務:在越來越熾烈的效能軍備競賽,不能再像過去一樣「裝死」。各位可回想一下,2000 年剛好是Intel 和AMD 爆發1GHz 主頻爭奪戰,并點燃后來長達20 年x86 雙雄戰役的關鍵時刻。產品時程表出現了Centaur 史上第一個超標量流水線的x86 處理器核心C5X,與全新的CX,也就是我們所熟知的Nano。

C5X 不僅是貨真價實的超標量x86 處理器核心,支持SSE 指令集,更有著強大的動態分支預測、更深的指令流水線與倍增的內部執行單元。當初Centaur 沒寫在簡報內的是,為了確??擅總€時鐘周期擷取兩個指令,C5X 導入預先指令解碼(Pre-Decode)的指令Cache,提前標定Cache的指令邊界(x86 指令集的長度并不固定),這讓實際所需容量爆增40%。

這很顯然違背Glenn Henry 的「信念」,也因此,預計2001 年第三季出貨的C5X,真的能順利誕生嗎?預估的55 mm² 看似不大,但你怎么猜得到威盛高層或Glenn Henry 會吝嗇到什么程度?更何況當「預算」超支的時候?

2001年:浮出調降電壓、壓低耗電量的C5C「Ezra」。Cyrix品牌也默默的消失。

Ezra-T 的那個T 代表的是末代IntelPentium III「Tualatin」使用的改良版P6 匯流排(Tualatin Bus,或稱為P3 Bus),AGTL 電壓準位從1.5V 調降到1.25V,在還造成某些Intel 晶片組的相容性問題,某些骨灰級電腦玩家應該依稀還有點印象。

C5M 僅用來進行樣品測試,真正投入量產的是C5N。

C5X 則延后到2002 年,還跑出來衍生款C5XL 和C5YL,這并不是什么好兆頭。

全新未來架構從CX 改名成CZA,意義不明。

C5XL(Nehemiah)是C5X 的精簡版本,也是Glenn Henry 最愛的「超標量」處理器,符合「簡單、迅速、便宜」的大原則。這時公布的C5X也與一年前略有出入,至少指令流水線深度被縮短了,芯片面積也增大到78 mm²,隱隱約約讓人感受到這踩到了某個人心中的紅線。

「證實Centaur 對簡單微架構的執著是正確的」的C5XL,犧牲10% 整數與20% 多媒體效能,但減少了30% 晶粒面積,利于提高時鐘頻率,降低能耗,而且C5X「更貴更熱」。

2002年:既然有了便宜的C5XL,做為「先導研究案」的C5X就沒存在的必要了,Centaur首款超純量管線x86處理器,就此胎死腹中。

但C5XL 并非一團糟,相較于C5N,在相同制程,C5XL 的面積更小,時脈更高,支援SSE 指令集。讓人眼睛一亮的是,C5XL 具備了多處理器環境必備的先進可程式化中斷控制器(APIC),這讓C5XL 可實作雙處理器組態,但這張支票到了C5XL 的下一版C5P 才兌現。

C5XL 有一點值得大書特書:浮點運算不再只跑一半主頻,真是可喜可賀。

不過,以C5XL 做為全新起點的演進圖,卻更讓人感到一頭霧水。一個C5X 被腰斬的前車之鑒擺在眼前,誰敢保證產品roadmap上的代號,有幾個可以茍活?更何況,給客戶看因「比晶體管更厲害的謀略」而隨時大風吹的產品時程表,對經營事業與開發客戶,真的妥當嗎?

千萬不要改改roadmap 沒什么大不了,對Intel 和AMD 來說,一旦爆發這種大事,一堆人都要準備去「找頭路」了。

偏偏這又是不少臺商甚少意識到的壞習慣,自己關起門來「精雕細琢,近乎苛求」是一回事,改來改去(搞不好還改上癮了)的「 Roadmap」往往是客戶規劃產品時的大災難?!赶犬攤€簡報王,等有客戶被騙上鉤再開案」確實是常見的業務開發技倆,但這招玩久了,只會讓自己徹底信用破產。此類英勇事跡,在業界可謂班班可考。

全新未來微架構又從CZA 改名成CN,意義依舊不明。

再跑出來多出SSE2 指令集、強化動態分支預測的C5Z。第一時間先問:它活得下去嗎?

那個看起來很像「試水溫」的C5Y(疑似系統總線換成VIA V4 Bus)和C5XP(C5XL的低耗電版),似乎也很危險。那顆不存在的C5XL/Z 的系統單芯片,就假裝沒看到好了。

2003年:威盛開始以市場區隔細分品牌:VIA C3入門桌機、Antaur筆電、Eden嵌入式應用,繼續大混亂中。

這提到了之前沒講到的C5XL 的硬件隨機數發生器(RNG,RandomNumber Generator),看來威盛想從資訊安全應用發掘一些獨特的利基點。

又跑出來C5XL 的微幅改良版C5P,在「例行公事」降低能耗、縮減面積、提升系統總線之外,擴增本來該在C5XL 就給的雙處理器組態(DP)、虛擬化( VME)、分頁位址屬性表(PAT)、硬件隨機數產生器(RNG)、和硬件AES 解密等。但對Centaur 和GlennHenry,減少10% 芯片面積才是重中之重,就為了「簡單、迅速、便宜」。

雙C5P 處理器看起來很威,但是威盛有信心兩顆打得過人家Intel AMD 的一顆嗎?

0.18µm 制程、支持SSE2 的C5Z 跑到哪里去了?這個硬件SHA-1 密碼雜湊演算法的C5I 又是從哪邊跑出來的?

 

2004年:由「幸存者」C5P為出發點,新的產品路線圖

但這時候威盛x86 處理器的時程表,總算有了一貫的邏輯(盡管維持雙重核心代號):從Pentium III 「Tualatin」總線移轉到相容Intel Socket 479 腳位,但電器信號改用自家規格以避免侵權,并在通訊協定層面稍做改進(如資料寫入效率)的VIA V4 Bus。

細心的讀者一定會留意到:C5P 的規格又被偷偷的小改了。

2004 年5 月18 日公開C5J 產品代號、2004 年9 月17 日公布VIA C7 品牌、到2005年5 月27 日產品上市,C5J 算是歷經4 年的集大成之作,從制程、時鐘頻率、快取、指令集、總線、資安硬體功能到多處理器,在每個環節都有重大的躍進。

靠著IBM 的0.09µm 制程,C5J 芯片竟然縮小到31.7 mm²,僅為WinChip 2(95 mm²)的三分之一,Glenn Henry 這個人與其領導的Centaur 團隊,對于壓低成本的執念之深,讓人感到恐怖。也許把產品「cost down」到看起來很玲瓏精巧,就是他們工作成就感的來源。

 

「幾乎Tape Out」的C5I(被C5J 取代),和C5Q(臺積電0.13µm)、C5R(臺積電0.11µm)與C5W(IBM 0.09µm 改良版),也就默默消逝在簡報的盡頭。

走過風風雨雨的4 年,這么多的Centaur 產品代號,扣除早期的C5A/B/C,僅C5N、C5XL、C5P 和C5J 撐到量產上市的那一天。

很巧的是,這段期間,也正是Intel 以威盛未得其同意,擅自銷售Pentium 4 處理器相關芯片組為由,對其發動官司訴訟大戰,并糾纏了近3 年。這場法律戰的影響,與是否就是產品開發計劃東改西改的主因,外人就不得而知了。

但唯一可以肯定的是:威盛和Centaur 對「降低成本」的堅定信仰,如同信奉宗教般的虔誠。天真的相信,只要東西做得夠便宜,就一樣會有人愿意買單,又偏偏是不少臺灣企業(或許可加上某些美國人)的通病。

最終不得不與魔鬼進行交易

俗語說的好:出來混的,總是要還。多年來死守「成本至上」信條、堅決抗拒高效能處理器主流技術趨勢的Centaur,終究得面對效能競爭力遠遠不如對手的殘酷現實(到了2005 年,還沒有超標量流水線,距離Intel Pentium已12 年),64 位元的普及速度超乎眾多x86處理器小廠的預期(Transmeta 對此應該很有感),更是需要盡快提供解決方案的重點項目。

在2004 年10 月5 日,跟隨著C5J(VIA C7)一同曝光的「全新下一代微架構」CN,很明確的昭告天下:Centaur 還是得擁抱超標量流水線、「魔鬼的工作」非循序指令執行、預測執行(結合動態分支預測和非循序指令執行),以及64 位元和更高效率的多媒體應用效能。當然,在任何可以想到的環節,也勢必要有足夠的進化,才有可能跟得上x86 雙雄的腳步──最起碼拉近那巨大的差距。

令人感到好奇的是:「面面俱到」的CN,其產品開發時程,還能夠像過去的Centaur 產品,一樣的神速嗎?還有辦法在兩年之內,也就是在2006 年就推出產品嗎?

筆者只知道:從公司創立以來,微處理器報導(MicroprocessorReport)舉辦的活動,幾乎無役不與的Centuar 與其看板人物Glenn Henry,從2005 年到2007年,就再也沒站上這些活動的演講臺了。

等待了整整3 年,2008 年1 月23 日,威盛公開代號Isaiah 的新一代x86 處理器微架構,3 月開始大量提供樣品給客戶,5 月29日正式命名為Nano(凌瓏)處理器系列。其腳位與C7 相容,因此廠商與客戶可用較低的成本升級產品,也同步推出超低電壓的低功耗版本。

再來就是一連串事件發生時間與我們越來越近的故事。

2009 年11 月3 日,從富士通65nm 制程轉進至臺積電40nm 制程的Nano 3000 系列,開始支援SSE4.1 指令集,并修正「殘廢」的第二個整數運算單元,使其可執行大多數整數運算指令。

2011 年5 月5 日,臺積電40nm 制程Nano X2 邁進原生雙核心。

 

2011 年第三季末,四核心(兩顆雙核心封裝成單一晶片)正式出貨。

2014 年夏季,臺積電28nm 制程、時鐘頻率2GHz 的「Isaiah II」樣品與測試數據曝光,支持SSE4.2、AVX 與AVX2 指令集。

但卻也被人發現:在某些SPEC CPU 的效能測試項目,編譯程序時啟動AVX / AVX2 時,效能不增反減,推測跟實作AVX / AVX2 的手段有關,很可能只是透過修正微碼實現相容性,但處理器微架構層面卻毫無任何配套措施(Intel 和AMD 都為此下足功夫),無愧Centaur 那套「簡單、迅速、便宜」的最高指導原則。

有趣的是,那時有人注意到,威盛有份「疑似打造x86 /ARM 混合架構處理器」的專利,也剛好是AMD 剛宣布將融合x86與ARM 的系統架構,并研發K12 處理器的「簡報王」時期,讓人不聯想到威盛想趁機跑去湊熱鬧的念頭。最后,無論是AMD和威盛,這偉大的創舉,從來就沒有成真。

總之,各位可以回憶一下,在任何威盛推出新品的時間點,Intel和AMD 擺在市場上的是哪些產品,又是怎樣的制程和規格,又是何等規模的性能與出貨。然后威盛與x86 雙雄的差距,就這樣越拉越遠?;旧?,說威盛早就看不到那兩家的車尾燈,恐怕也不會有太多人會「膽敢」反對。

至于威盛這間公司為何從叱咤風云的臺灣股王,走向極盛而衰,到近幾年面臨下市危機的慘況,在過去早已是無數財經媒體的封面故事,就不在本文的探討范圍,也沒有特別為此大書特書的必要了。筆者只記得十幾年前,威盛某高層曾豪情萬丈的公開喊話:在嵌入式應用的市場,沒有AMD 的份。

難道威盛和Centaur 的x86 處理器,除了低價位的嵌入式應用整合方案外(其實威盛握有的武器是很完備的),就沒有其他的出路嗎?2019 年11 月18 日的新聞稿,倒是提醒了世人,他們并未坐以待斃,寄望從人工智能的推理應用,找出一條生路,甚至還有機會從5G 時代的邊緣運算平臺(MEC ),切入服務器市場。

目標「人工智能推理服務器」的CHA

在2019 年11 月18 日亮相的CHA 系統單芯片,整合了8 個CNS 處理器核心、16MB 第三級Cache、4 通道DDR4 存儲器控制器、44 Lane PCIe Gen3、Ncore 人工智能處理器,并可雙處理器組態,2020 年下半年量產,這是自從Nano 之后,睽違超過十年的全新設計。CNS 采用臺積電16nm 制程,芯片面積是「破天荒」的195 mm²,標準設計功耗不高于85W。而此時此刻,Glenn Henry 則已經是半退休狀態了。

 

Centaur 宣稱CNS 是「IntelHaswell」等級的微架構,從環狀架構(Ring)處理器內部總線也看得出Sandy Bridge 到Broadwell 的影子(之后的Skylake 就轉向更有效率的Mesh 匯流排),但22nm 制程的Haswell卻早在2013 年6 月4 日就已出現,技術整整落后超過6 年的CNS,論處理器核心的效能,根本一點拼面都沒有。若無讓人眼睛一亮的新兵器,連能否打得過Intel「瞄準5G 基站商機」的24 核Atom 處理器,都是天大的問號。

所以除了連AMD Zen2 都尚未支持的AVX-512 指令集(雖然內部拆成兩個256 位元運算微指令,實際效能有所疑慮),就是從5 年前開始熱門的「人工智能處理器」下手了。

CHA 的產品定位,很明顯的鎖定5G 時代的邊緣伺服器,如ETSI NFV 架構的多接取邊緣運算(Multi-access EdgeComputing,MEC),或工業物聯網的網關(Gateway)。較「古老」的16nm 制程,大概可提高CHA 對惡劣運作環境的防御力。而根據「人工智能即將無所不在」的教條,這些應用或多或少用得到推理功能(像人臉辨識之類的)。威盛想踏入高獲利的服務器市場,意圖不言可喻,但CHA 值多少價格,那又是另一回事了。

由Glenn Henry 親自操刀的Ncore 人工智能處理器,芯片面積34.4mm²(恰巧是他非常熟悉的尺寸),采用超寬的32768 位元SIMD架構,藉由理論值20TB/s 的16MB SRAM 挹注充沛的存儲器頻寬,當執行推理常用的INT8 短整數時,擁有每秒20 兆(20T/s)的最高運算能量。Ncore亦可支援在深度學習開始普及的Bfloat16 浮點數,但峰值效能會只剩下INT8 三分之一。

這看起來好像很了不起,但這性能究竟如何,可以參考一下Google的第一代TPU(2016 年):INT8 最高效能約92T/s。換句話說,Ncore 連其四分之一都不到,大致上跟Pascal 架構(2016 年)的nVidia Tesla P4 相去無幾(22T/s)。同場加映Turing 架構(2018 年)的nVidia Quadro RTX8000 是261T/s,推理專用的T4 則是130T/s。

 

當然,你也可以認定這個Ncore 是「免費附贈」的,效能單位成本與「效能/ 功耗比」,可能遠優于現有市場上的其他方案,無需外掛運算加速卡也是顯而易見的優勢。但對于人工智能應用,因為「硬件制造商和軟件開發者」之間的鴻溝實在太深(像Google 這樣自產自用TPU,反而就沒這樣的困擾),意思就是這票技術先驅者做出來的硬件,不是不好用就是不合用,導致5 年前吸引眾多有志之士一窩蜂涌入的人工智能芯片熱潮,正在急速退燒中。

威盛和Centaur 是否能夠提供滿足軟件開發者的完整解決方案,避免重蹈覆轍,犯下無數「先賢先烈」的過往錯誤,將決定壓寶人工智慧這個決定的成敗,否則,CHA 將淪為「即不簡單,更不迅速,只能便宜」的低價產品。

 

唯偏執狂得以幸存,但卻不會帶來成功

「唯偏執狂得以幸存」(Only the ParanoidSurvive),是Intel創辦人之一的安迪?葛洛夫(AndyGrove)的傳世名言,一語道盡他戰戰兢兢、戒慎恐懼經營Intel 的心路歷程。但我們也很清楚,Intel 之所以會如此成功,也不是只靠偏執而已。Centaur 偏執于「簡單、迅速、便宜」的理想之路,卻是另一個極端的反例。

他們的確靠著死守著最低成本的堅持,成為Intel AMD之外,唯二還念得出名號的x86 處理器廠商(另一間是俄羅斯的Elbrus),但這些產品是否帶來商業上的成功,相信各位心中自有定見。也許威盛并未供給Centaur 足夠的經費和人員,也施加極度嚴苛的成本要求,在Time ToMarket 的前提下,難以完成更先進產品的開發。

這些年來,Centaur 也很可能存活得很艱辛,朝不保夕,箇中甘苦,不足外人道也。但不幸的是,市場和消費者并不會理會這些「借口」,他們只會在意產品能不能讓他們感到滿意。

不計代價的把東西做到價格最低廉,就絕對會有人樂意接受?這世界的運作,從來就不是這么的簡單,沒有永恒不變、放諸四海而階皆準的準則?;蛟S,這就是堅守「簡單、迅速、便宜」的Centaur 和威盛x86 處理器發展史,帶給我們的教訓。

  1. EETOP 官方微信

  2. 創芯大講堂 在線教育

  3. 創芯老字號 半導體快訊

相關文章

全部評論

  • 最新資訊
  • 最熱資訊
车险商城怎么赚钱 湖北11选5遗漏值查询 股票涨跌规律及周期 快3内蒙古 山东快乐扑克3开奖直播 黑龙江11选五5开奖走势图 泳坛夺金怎么玩 招商银行股票行情 江苏11选5基本走 时时彩软件后一 福建31选7开奖视频